Calendrier des Formations
| 1er Semestre 2008 (pdf) | 2ème Semestre 2008 (pdf) |
|---|
| Filière Saisie de Schémas | |
|---|---|
 |
Cadence Allegro Design Entry HDL-L |
| Durée | 2 jours |
| Niveau Requis | Notions d’électronique |
| Objectif | A l'issue du stage, le participant sera en mesure de créer un projet schéma, de procéder aux vérifications et d'utiliser les principales commandes de Allegro Design Entry HDL (Concept). |
 Présentation du gestionnaire de projet – Structure et configuration des projets Saisie de schéma : placement de composants, création de connections et de bus. Propriétés des composants. Vérification des règles électriques. Packaging. Création netliste pour PCB Editor, de nomenclature. Création de schémas hiérarchiques. Création de symboles. |
|
| Contenu du cours | |
Pédagogie |
La pédagogie est active et participative. Elle alternera : apports théoriques de l'animateur qui est formateur expérimenté et spécialisé sur l'outil ET réalisations pratiques sous forme d'exemples et exercices. Remise d'un support de cours en français. |
 |
