Calendrier des Formations
1er Semestre 2008 (pdf) 2ème Semestre 2008 (pdf)

 

Filière Logique Programmable
VHDL
Durée 4 jours
Niveau Requis Aucun niveau particulier n’est requis pour cette formation. Une connaissance de la programmation en langage évolué (Pascal, C ...) sera un plus.
Objectif A l'issue du stage, le participant sera capable de comprendre le code VHDL et d'écrire un système complet en VHDL.
Contenu du cours
Introduction au langage : Entité, composant, architecture, signal, liste de sensibilité, description structurelle, description comportementale, description Mixte
Eléments de base du langage : Types, variables et opérateurs, instructions, attributs prédéfinis
Délais d'inertie, temps de propagation
Concepts avancés : Block, Générique etcConfiguration, sous-programmes et packages, redéfinissions de procédures, fonctions et opérateurs, Alias, qualification, Attributs programmé, Instruction GENERATE, assertion, entrées/sorties
Multiples exemples de structures synthétisables
( bascules, compteurs, buffers, alus, machines d'états, etc..)
   
Pédagogie La pédagogie est active et participative.
Elle alternera : apports théoriques de l'animateur qui est formateur expérimenté et spécialisé sur l'outil ET réalisations pratiques sous forme d'exemples et exercices.
Remise d'un support de cours en français.
 
Imprimer la fiche